逻辑门电路完整教程

七、改进型TTL门电路——抗饱和TTL电路

　　抗饱和TTL电路是目前传输速度较高的一类TTL电路。这种电路由于采用肖特基势垒二极管SBD钳位方法来达到抗饱和的效果 ，一般称为SBDTTL电路（简称STTL电路），其传输速度远比基本TTL电路为高。

肖特基势垒二极管的工作特点如下：
　　（1）它和PN结一样，同样具有单向导电性，这种铝-硅势垒二极管导通电流的方向是从铝到硅。
　　（2）AL－SiSBD的导通阈值电压较低，约为0.4～0.5V ，比普通硅PN结约低0.2V。
　　（3）势垒二极管的导电机构是多数载流子 ，因而电荷存储效应很小。
　　根据前面的学习，我们已经知道，BJT工作在饱和时 ，发射结和集电结都处在正向偏置，集电结正向偏置电压越大，则表明饱和程度越深。
　　为了限制BJT的饱和深度，在BJT的基极和集电极并联上一个导通阈值电压较低的肖特基二极管，如下图所示。
　 　　当没有SBD时，随着基级电压的升高，电流沿着蓝线方向流动。由于SBD的作用，当基级电压大于0.4V时， SBD首先电导通，电流沿着红线方向流动（如下图所示），从而使T的基极电流不会过大（而且使T的集电结正向偏压将被钳制在0.4V左右），因此SBD起到抵抗过饱和的作用，因而又将这种电路称为抗饱和电路，使电路的开关时间大为缩短。
　 　　下图为肖特基TTL（STTL）与非门的典型电路。与基本TTL与非门电路相比，作了若干改进。在基本的TTL电路中 ，T1、T2和T3工作在深度饱和区，管内电荷存储效应对电路的开关速度影响很大。现在除T4外，其余的BJT均采用SBD钳位，以达到明显的抗饱和效果。其次，基本电路中的所有电阻值这里几乎都减半。这两项改进导致门电路的开关时间大为缩短。由于电阻值的减小也必然会引起门电路功耗的增加。
　 STTL门电路还有以下三点对基本TTL电路的性能作了改进：
　　（1）二极管D被由T4和T5所组成的复合管所代替，当输出由低电平向高电平过渡时，由于复合管电路的电流增益很大，输出电阻很小
，从而减小了电路对负载电容的充电时间。
　　（2）电路输入端所加的SBD—DA和DB，用来减小由门电路之间的连线而引起的杂散信号。
　　（3）基本电路中的Re2（1kΩ）改为由T6与Rc6 、Rb6的组合电路所代替。这个组合电路是有源非线性电阻。当其两端的电压（发射极e2对地）较低时，呈现很大的电阻，而当其两端的电压达到0.7V左右时，则呈现很小的电阻。这样，当与非门的全部输入端由低电平转向高电平时，有源电阻开始不导通使T3很快达到饱和；反之，当电路的全部输入端（或其中之一）由高电平转向低电平时，T2和T3将截止，由于T3饱和时，VBE=0.7V，在转换开始的瞬间，有源电阻的阻值很小
T3基区存储的电荷通过此低阻回路很快消散。由于这个缘故，有源非线性电路称为有源下拉电路 ，它与有源上拉电路是对应的 。意即将 VBE3从0.7 V很快拉到０V，从而使输出电压很快升高，即提高了开关速度。
　　基于上述特点,STTL与非门具有较为理想的传输特性。与基本TTL反相器的传输特性相比，Ｃ点不再存在了，由Ｂ点直接下降到Ｄ点，即传输特性变化非常陡峭，见下图。
　 　　除典型的肖特基型（STTL）外，尚有低功耗肖特基型（LSTTL）、先进的肖特基型（ASTTL），先进的低功耗型（ALSTTL）等，它们的技术参数各有特点，是在TTL工艺的发展过程中逐步形成的。

　
　 第五节　CMOS逻辑门电路

　　CMOS逻辑门电路是在TTL电路问世之后 ，所开发出的第二种广泛应用的数字集成器件，从发展趋势来看，由于制造工艺的改进，CMOS电路的性能有可能超越TTL而成为占主导地位的逻辑器件 。CMOS电路的工作速度可与TTL相比较，而它的功耗和抗干扰能力则远优于TTL。此外，几乎所有的超大规模存储器件 ，以及PLD器件都采用CMOS艺制造，且费用较低。
　　早期生产的CMOS门电路为4000系列 ，随后发展为4000B系列。当前与TTL兼容的CMO器件如74HCT系列等可与TTL器件交换使用。下面首先讨论CMOS反相器，然后介绍其他CMO逻辑门电路。
　 　　如在异或门的后面增加一级反相器就构成异或非门，由于具有的功能，因而称为同或门。异成门和同或门的逻辑符号如下图所示。
　 三、BiCMOS门电路

　　双极型CMOS或BiCMOS的特点在于，利用了双极型器件的速度快和MOSFET的功耗低两方面的优势，因而这种逻辑门电路受到用户的重视
。

1.BiCMOS反相器
　 　　上图表示基本的BiCMOS反相器电路，为了清楚起见，MOSFET用符号M表示BJT用T表示。T1和T2构成推拉式输出级。而Mp、 MN、M1、M2所组成的输入级与基本的CMOS反相器很相似。输入信号vI同时作用于MP和MN的栅极。当vI为高电压时MN导通而MP截止；而当vI 为低电压时,情况则相反，Mp导通，MN截止。当输出端接有同类BiCMOS门电路时，输出级能提供足够大的电流为电容性负载充电。同理，已充电的电容负载也能迅速地通过T2放电。
　　上述电路中T1和T2的基区存储电荷亦可通过M1和M2释放，以加快
电路的开关速度。当vI为高电压时M1导通，T1基区的存储电荷迅速消散。这种作用与TTL门电路的输入级中T1类似。同理 ，当vI为低电压时，电源电压VDD通过MP以激励M2使M2导通，显然T2基区的存储电荷通过M2而消散。可见，门电路的开关速度可得到改善。

2.BiCMOS门电路

　　根据前述的CMOS门电路的结构和工作原理，同样可以用BiCMOS技术实现或非门和与非门。如果要实现或非逻辑关系，输入信号用来驱动并联的N沟道MOSFET，而P沟道MOSFET则彼此串联。正如下图所示的
2输入端或非门。
　 　　当A和B均为低电平时，则两个MOSFET MPA和MPB均导通，T1导通而MNA和MNB均截止，输出L为高电平。与此同时，M1通过MPA和MpB被VDD所激励，从而为T2的基区存储电荷提供一条释放通路。
　　另一方面，当两输入端A和B中之一为高电平时 ，则MpA和MpB的通路被断开，并且MNA或MNB导通，将使输出端为低电平。同时，M1A或M1B为T1的基极存储电荷提供一条释放道路。因此 ，只要有一个输入端接高电平，输出即为低电平。

四、CMOS传输门

　　MOSFET的输出特性在原点附近呈线性对称关系，因而它们常用作模拟开关。模拟开关广泛地用于取样——保持电路、斩波电路、模数和数模转换电路等。下面着重介绍CMOS传输门。
　 　　所谓传输门（TG）就是一种传输模拟信号的模拟开关。CMOS传输门由一个P沟道和一个N沟道增强型MOSFET并联而成，如上图所示。TP和TN是结构对称的器件，它们的漏极和源极是可互换的。设它们的开启电压|VT|=2V且输入模拟信号的变化范围为-5V到+5V 。为使衬底与漏源极之间的PN结任何时刻都不致正偏 ，故TP的衬底接+5V电压，而TN的衬底接-5V电压 。两管的栅极由互补的信号电压（+5V和-5V）来控制，分别用Ｃ和表示。
　　传输门的工作情况如下：当C端接低电压-5V时TN的栅压即为-5V，vI取-5V到+5V范围内的任意值时，TN均不导通。同时,TP的栅压为+5V
，TP亦不导通。可见，当C端接低电压时，开关是断开的。
　　为使开关接通，可将C端接高电压+5V。此时TN的栅压为+5V ，vI在-5V到+3V的范围内，TN导通。同时TP的棚压为-5V ，vI在-3V到+5V的范围内TP将导通。
　　由上分析可知，当vI＜-3V时，仅有TN导通，而当vI＞+3V时，仅有TP导通当vI在-3V到+3V的范围内，TN和TP两管均导通。进一步分析
还可看到，一管导通的程度愈深，另一管的导通程度则相应地减小。换句话说，当一管的导通电阻减小，则另一管的导通电阻就增加。由于两管系并联运行，可近似地认为开关的导通电阻近似为一常数。这是CMOS传输出门的优点。
　　在正常工作时，模拟开关的导通电阻值约为数百欧，当它与输入阻抗为兆欧级的运放串接时，可以忽略不计。
　　CMOS传输门除了作为传输模拟信号的开关之外，也可作为各种逻辑电路的基本单元电路。

第六节　NMOS逻辑门电路

　　NMOS逻辑门电路是全部由Ｎ沟道MOSFET构成。由于这种器件具有较小的几何尺寸，适合于制造大规模集成电路。此外，由于NMOS集成电路的结构简单，易于使用CAD技术进行设计。与CMOS电路类似,NMOS电路中不使用难于制造的电阻 。NMOS反相器是整个NMO逻辑门电路的基本构件，它的工作管常用增强型器件，而负载管可以是增强型也可以是耗尽型。现以增强型器件作为负载管的 NMOS反相器为例来说明它的工作原理。
　 　　上图是表示NMOS反相器的原理电路，其中T1为工作管，T2为负载管，二者均属增强型器件。若T1和T2在同一工艺过程中制成，它们必将具有相同的开启电压VT。从图中可见，负载管T2的栅极与漏极同接电源VDD，因而T2总是工作在它的恒流区,处于导通状态。当输入vI为
高电压（超过管子的开启电压VT）时，T1导通，输出vO；为低电压。输出低电压的值，由T1，T2两管导通时所呈现的电阻值之比决定。通常T1的跨导gm1远大于T2管的跨导gm2，以保证输出低电压值在+1V左右
。当输入电压vI为低电压（低于管子的开启电压VT）时，T1截止，输出vO为高电压。由于T2管总是处于导通状态，因此输出高电压值约为（VDD—VT）。通常gm1在100～200之间,而gm2约为5～15。T1导通时的等效电阻Rds1约为3～10kΩ，而T2的Rds2约在100～200kΩ之间
。负载管导通电阻是随工作电流而变化的非线性电阻。
　　在NMOS反相器的基础上，可以制成NMOS门电路。下图即为NMOS或非门电路。只要输入A，B中任一个为高电平，与它对应的MOSFET导通时，输出为低电平；仅当A、B全为低电平时，所有工作管都截止时，输出才为高电平。可见电路具有或非功能，即
　 　　或非门的工作管都是并联的，增加管子的个数，输出低电平基本稳定，在整体电路设计中较为方便，因而NMOS门电路是以或非门为基础的。这种门电路不像TTL或CMOS电路作成小规模的单个芯片 ，主要用于大规模集成电路。
　　以上讨论和分析了各种逻辑门电路的结构、工作原理和性能，为便于比较，现用它们的主要技术参数传输延迟时间Tpd和功耗PD综合描述各种逻辑门电路的性能，如图所示。
　 1.正负逻辑的规定

　　在逻辑电路中，输入和输出一般都用电平来表示。若用H和L分别表示高、低电平，则门电路的功能可用下表所示的电平表来描述。
　 　　但是，这个门体现了什么逻辑关系尚不清楚，因为还未确切说明电平与逻辑状态之间的隶属关系。这种关系可由人们任意地加以规定
。如令H=l，L=0，则称之为正逻辑体制，于是很容易由上表导出下表
。
　 　　显然，后者表示—正逻辑与非门的真值表。与此相反，若令H=0，L=1，则称之为负逻辑体制。据此 ，由本例可得出负逻辑或非门的真值表，如下表所示。　
　 　　对于同一电路，可以采用正逻辑，也可以采用负逻辑。正逻辑和负逻辑两种体制不牵涉到逻辑电路本身的结构问题，但根据所选正负逻辑的不同，即使同一电路也具有不同的逻辑功能。本书如无特殊说明，一律采用正逻辑，即规定高电平为逻辑1，低电平为逻辑0。

2.正负逻辑的等效变换

　　一般用正逻辑函数描述电路，在过渡到负逻辑时，只需按下列方式互换各种运算：
　 　　以上讨论了几种逻辑门电路特别是重点地讨论了 TTL和CMOS两种电路。在具体的应用中可以根据要求来选用何种器件。器件的主要技术参数有传输延迟时间、功耗、噪声容限，带负载能力等，据此可以正确地选用一种器件或两种器件混用。下面对几个实际问题，如不同门电路之间的接口技术，门电路与负载之间的匹配等进行讨论。

一、各种门电路之间的接口问题

　　在数字电路或系统的设计中，往往由于工作速度或者功耗指标的要求，需要采用多种逻辑器件混合使用 ，例如，TTL和CMOS两种器件都要使用。由前面几节的讨论已知，每种器件的电压和电流参数各不相同，因而需要采用接口电路，一般需要考虑下面三个条件：
　　1.驱动器件必须能对负载器件提供灌电流最大值。
　　2.驱动器件必须对负载器件提供足够大的拉电流。
　　3.驱动器件的输出电压必须处在负载器件所要求的输入电压范围
，包括高。低电压值。
　　其中条件１和２，属于门电路的扇出数问题，已在第四节作过详细的分析。条件３属于电压兼容性的问题。其余如噪声容限、输入和输出电容以及开关速度等参数在某些设计中也必须予以考虑。
　　下面分别就CMOS门驱动TTL 门或者相反的两种情况的接口问题进行分析。

1.CMOS门驱动TTL门

　　在这种情况下，只要两者的电压参数兼容，不需另加接口电路，仅按电流大小计算出扇出数即可。
　　下图表示CMOS门驱动TTL门的简单电路 。当CMOS门的输出为高电平时，它为TTL负载提供拉电流，反之则提供灌电流。
　 例2.9.1——74HC00与非门电路用来驱动一个基本的TTL反相器和六个74LS门电路。试验算此时的CMOS门电路是否过载？
解：
　　（1）查相关手册得接口参数如下：一个基本的TTL门电路，IIL＝1.6mA，六个74LS门的输入电流IIL＝6×0.4mA＝2.4mA。总的输入电流IIL(total)＝1.6mA＋2.4mA＝4mA。
　　（2）因74HC00门电路的IOL＝IIL＝4mA，所驱动的TTL门电路未过载。

2. TTL门驱动CMOS门

　　此时TTL为驱动器件，CMOS为负载器件。由手册可知，当TTL输入为低电平时 ，它的输出电压参数与CMOS HC的输入电压参数是不兼容的。例如，LSTTL的VOH(min)为2.7V，而HC CMOS的VIH(min)为3.5V。为了克服这一矛盾，常采用如上图所示的接口措施。由图可知，用上拉电阻Rp接到VDD可将TTL的输出高电平电压升到约5V，上拉电阻的值取决于负载器件的数目以及TTL和CMOS的电流参数。
　　当TTL驱动CMO——HCT时，由于电压参数兼容 ，不需另加接口电路。基于这一情况，在数字电路设计中 ，也常用CMOS——HCT当作接口器件，以免除上拉电阻。

二、门电路带负载时的接口电路

1.用门电路直接驱动显示器件

　　在数字电路中，往往需要用发光二极管来显示信息的传输，如简单的逻辑器件的状态，七段数码显示，图形符号显示等。在每种情况下均需接口电路将数字信息转换为模拟信息显示。
　　下图(a)表示CMOS反相器74HC04驱动一发光二极管LED，电路中串接了一限流电阻R以保护LED。限流电阻的大小可分别按下面两种情况来计算。当图中门电路的输入为低电平时，输出为高电平，于是
　 　　反之，当LED接人电路的情况如上图(b)所示时，门电路的输入信号应为高电平，输出为低电平，故有
　　以上两式中，ID——LED的电流，VF——LED的正向压降，VOH和VOL为门电路的输出高、低电平电压，常取典型值。

2.机电性负载接口

　　在工程实践中，往往会遇到用各种数字电路以控制机电性系统的功能，如控制电动机的位置和转速，继电器的接通与断开，流体系统中的阀门的开通和关闭，自动生产线中的机械手多参数控制等。下面以继电器的接口电路为例来说明。在继电器的应用中，继电器本身有额定的电压和电流参数。一般情况下，需用运算放大器以提升到必须的数一模电压和电流接口值。对于小型继电器，可以将两个反相器并联作为驱动电路，如下图所示。
　 　　在利用逻辑门电路（TTL或CMOS）作具体的设计时，还应当注意下列几个实际问题：

1.多余输入端的处理措施

　　集成逻辑门电路在使用时，一般不让多余的输入端悬空，以防止干扰信号引人。对多余输入端的处理以不改变电路工作状态及稳定可靠为原则。
　　对于TTL与非门，一般可将多余的输入端通过上拉电阻（1～3kΩ
）接电源正端，也可利用一反相器将其输入端接地，其输出高电位可接多余的输入端。
　　对于CMOS电路，多余输入端可根据需要使之接地（或非门）或直接接VDD（与非门）。

2.去耦合滤波器

　　数字电路或系统往往是由多片逻辑门电路构成，它们是由一公共的直流电源供电。这种电源是非理想的，一般是由整流稳压电路供电
，具有一定的内阻抗。当数字电路运行时，产生较大的脉冲电流或尖峰电流，当它们流经公共的内阻抗时，必将产生相互的影响，甚至使逻辑功能发生错乱。一种常用的处理方法是采用去耦合滤波器，通常是用10～100uF 的大电容器与直流电源并联以滤除不需的频率成分。除此以外，对于每一集成芯片还加接0.luF的电容器以滤除开关噪声。

3.接地和安装工艺

　　正确的接地技术对于降低电路噪声是很重要的。这方面可将电源地与信号地分开，先将信号地汇集在一点，然后将二者用最短的导线连在一起，以避免含有多种脉冲波形（含尖峰电流）的大电流引到某数字器件的输入端而导致系统正常的逻辑功能失效。此外，当系统中兼有模拟和数字两种器件时，同样需将二者的地分开，然后再选用一个合适共同点接地，以免除二者之间的影响。必要时，也可设计模拟和数字两块电路板，各备直流电源，然后将二者恰当的地连接在一起
。在印刷电路板的设计或安装中，要注意连线尽可能短，以减少接线电容而导致寄生反馈有可能引起寄生振荡。有关这方面技术问题的详细介绍，可参阅有关文献。集成数字电路的数据手册，也提供某些典型电路应用设计，亦是有益的参考资料。
　　此外，CMOS器件在使用和储藏过程中要注意静电感应导致损伤的问题。静电屏蔽是常用的防护措施。